

TEMA D'ESAME

Domanda A


Date le funzioni $F(a, b, c)$ e $G(x, y, z)$ così definite

$$F(a, b, c) = \Sigma_x(3,7), \Sigma_y(4,5,6), \Sigma_z(0,1,2)$$

$$G(x, y, z) = \Sigma(2,3,4,7)$$

si svolgano i seguenti punti:

1. Si sintetizzino le forma minima di F e G su due livelli mediante il metodo delle mappe di Karnaugh, tenendo conto dell'architettura mostrata a fianco.
2. Date le forme algebriche di tali funzioni si determini l'espressione della funzione complessiva $w(a, b, c)$.



Domanda B

Sia $X = [x_3 x_2 x_1 x_0]$ la codifica binaria di un numero naturale. Si svolgano i seguenti punti:

1. Si progetti un modulo DIV5_4B che calcola il quoziente Q ed il resto R del rapporto $X/5$.
2. Utilizzando il modulo appena progettato, si ricavi per via strutturale l'architettura ottima di un nuovo modulo DIV5_5B che calcola il quoziente ed il resto della divisione di un nuovo numero X' , codificato come $[x_3 x_2 x_1 x_0 b]$, per 5. Per la progettazione strutturale si ricorra unicamente a moduli DIV5_4B, full-adder, half-adder, multiplexer e porte logiche.

Domanda C

Si dimostri in modo rigoroso che per una macchina a stati finiti non completamente specificata la relazione di compatibilità è riflessiva.

Domanda D

Si progetti una macchina a stati finiti con alfabeto d'ingresso $X = \{\alpha, \beta, \gamma\}$ ed alfabeto di uscita $Z = \{0,1\}$. L'uscita assume normalmente valore 0 ed assume valore 1 per un ciclo di clock non appena sugli ingressi viene identificata la sequenza $\alpha\alpha\gamma\beta$. Dopo aver identificato il diagramma degli stati, si verifichi se la macchina ottenuta è minima e la si minimizzi nel caso in cui non lo fosse. Si sintetizzi infine la macchina utilizzando bistabili di tipo JK.

Supponendo infine che il ritardo (ns) delle porte AND e OR sia dato dalla relazione:

$$T_D = 1.1 + 0.3(N - 2)$$

in cui N è il numero degli ingressi, e che le porte NOT abbiano ritardo pari 0.5ns, si determini la massima frequenza accettabile per il clock della macchina.