



Politecnico di Milano – Sede di Cremona
Anno Accademico 2022/2023

Architettura dei Calcolatori e Sistemi Operativi

Esame – 22.01.2024

Prof. Carlo Brandolese

Cognome _____

Nome _____

Matricola _____

Firma _____

Istruzioni

1. Scrivere con cura, negli spazi sopra segnati, il proprio cognome, nome, numero di matricola e apporre la firma.
2. È vietato consultare libri, eserciziari, appunti ed utilizzare la calcolatrice e qualunque strumento elettronico (inclusi i cellulari), pena l'invalidazione del compito.
3. Il testo, debitamente compilato, deve essere riconsegnato in ogni caso.
4. Il tempo della prova è di 3 ore

Valutazione

Domanda	Voto	Note
A		
B		
C		
D		
E		
F		

Domanda A

Si sviluppi in codice assembly MIPS la funzione:

```
void compress( char* dst, char* src )
```

che prende in ingresso il puntatore ad una stringa ASCII terminata `src` ed il puntatore ad uno spazio di memoria `dst`, che supponiamo essere di dimensioni sufficienti al problema (non sono cioè richiesti controlli). La funzione copia la stringa `src` nello spazio `dst` sostituendo le sequenze di più spazi con un singolo spazio. Nel seguito è riportato uno stralcio di codice che ne mostra l'utilizzo.

```
.data
dst:  .space 64
src:  .asciiz "The      lazy fox      jumped  over the  tree"

.text
main:
    la    $a0, dst
    la    $a1, src
    jal   compress

print: addi   $v0, $zero, 4
       syscall

exit:  addi   $v0, $zero, 4
       syscall

compress:
    # Initialization
    add   $t0, $a0, $zero    # t0 = dst
    add   $t1, $a1, $zero    # t1 = src
    addi  $t2, $zero, 32     # t2 = ' '

    # Reads one character
load:  lb    $t3, ($t1)      # t3 = src[i]

    # Saves it in the destination
store: sb    $t3, ($t0)      # dst[i] = src[i]

    # Moves src/dst pointer forward by one byte
    addi  $t0, $t0, 1
    addi  $t1, $t1, 1

    # If '\0' is found, string is finished
    beq   $t3, $zero, end    # End of string

    # If this is a space enters the skip loop
    beq   $t3, $t2, skip
    b     load

skip:  addi  $t1, $t1, 1
       lb   $t3, ($t1)
       beq  $t3, $t2, skip

    # On the first non-space goes back to the main copy loop
    b     store

    # Return
end:   jr   $ra
```

Domanda B

Si scriva il codice C di un modulo “**counter**”, costituito dai due file **counter.h** e **counter.c** secondo le seguenti specifiche:

- Il modulo non espone alcuna variabile globale
- Il modulo dispone di due funzioni pubbliche
 - `int get(void)`
 - `void step(void)`
- La funzione `get()` restituisce il valore corrente del contatore
- La funzione `step()` incrementa il contatore di una unità
- Il valore iniziale del contatore è 0

Il modulo deve essere implementato in modo da essere “thread safe” ovvero utilizzabile da un programma organizzato su più thread.

File: counter.h

```
#ifndef COUNTER_H
#define COUNTER_H

int get ( void );
void step( void );

#endif
```

File: counter.c

```
#include "counter.h"
#include <pthread.h>

static int          counter = 0;
static pthread_mutex_t mutex;

int get( void )
{
    return counter;
}

void step( void )
{
    pthread_mutex_lock( &mutex );
    counter++;
    pthread_mutex_unlock( &mutex );
}
```

Domanda C

Si consideri un piccolo sistema embedded con uno spazio di indirizzamento complessivo pari a 32 MByte ed due memorie cache con le caratteristiche seguenti:

	D-CACHE	I-CACHE
Associatività	Completamente associativa	Diretta
Dimensione totale	16 KB	32 KB
Dimensione linea	128 B	128 B
Tempo di accesso	2 ns	1 ns
Hit rate	99.9 %	98 %

Si indichi la struttura dell'indirizzo visto dalle cache, descrivendo i vari campi e il loro significato.

Struttura dell'indirizzo D-CACHE

Memoria: 32 MB => $\log_2 32\text{MB} = 25$ bit

Offset: $\log_2 128 \text{ B} = 7$ bit

Tag: $25 - 7 \text{ bit} = 18$ bit

Struttura dell'indirizzo I-CACHE

Memoria: 32 MB => $\log_2 32\text{MB} = 25$ bit

Offset: $\log_2 128 \text{ B} = 7$ bit

Index: $\log_2 (32 \text{ KB} / 128 \text{ B}) = 15 - 7 = 8$

Tag: $25 - 8 - 7 \text{ bit} = 10$ bit

Sapendo che:

- Le istruzioni risiedono in una memoria FLASH
- I dati sono memorizzati in RAM
- L'accesso alla memoria sia RAM sia FLASH avviene a parole di 32 bit
- Il tempo di accesso alla RAM è di 20 ns
- Il tempo di accesso alla FLASH è di 40 ns

Si calcoli il tempo di accesso medio alla memoria.

Tempo medio di accesso ai dati

$$T_{d,miss} = (128 / 4) * 20 \text{ ns} = 640 \text{ ns}$$

$$T_{d,hit} = 2 \text{ ns}$$

$$T_d = 0.999 * 2\text{ns} + 0.001 (2\text{ns} + 640 \text{ ns}) = 2.640 \text{ ns}$$

Tempo medio di accesso alle istruzioni

$$T_{i,miss} = (128 / 4) * 40 \text{ ns} = 1280 \text{ ns}$$

$$T_{d,hit} = 1 \text{ ns}$$

$$T_d = 0.98 * 1 \text{ ns} + 0.02 (1 \text{ ns} + 1280 \text{ ns}) = 26.6 \text{ ns}$$

Supponendo che il 10% delle istruzioni eseguite da un certo programma siano di load/store, si calcoli il tempo di accesso medio per istruzione con e senza cache ed il miglioramento delle prestazioni.

Tempo di accesso medio con cache:

$$T = (100 * 26.6 + 10 * 2.64) / 100 = (2660 + 26.4) / 100 = 26.86 \text{ ns}$$

Tempo di accesso medio senza cache:

$$T = (100 * 40 + 10 * 20) / 100 = (4000 + 200) / 100 = 42.00 \text{ ns}$$

Miglioramento delle prestazioni:


$$R = 1 - 26.86 / 42.00 = 1 - 0.6715 = 32.85 \%$$

Domanda D

Dati i seguenti processi:

Processo	Arrival Time	Execution time
P1	1	3
P2	3	6
P3	5	8
P4	7	4
P5	8	5

Si esegua lo scheduling secondo l'algoritmo HRRN (non-preemptive), indicando i valori del response ratio relativi a tutti i momenti in cui lo scheduler lo richiede.



Response ratio

T=0

Non ci sono processi, il processore è idle

T=1

Solo P1 è ready e viene schedulato. P1 termina a T=4

T=4

Solo P2 è ready e viene schedulato. P2 termina a T=10

T=10

Nella coda dei processi ready ci sono P3, P4 e P4. Per scegliere si deve calcolare response ratio (Wait+Exec/Exec) per ognuno di questi processi:

$$P3 = (5+8)/8 = 1.625$$

$$P4 = (3+4)/4 = 1.75$$

$$P5 = (2+5)/5 = 1.4$$

Il response ratio maggiore è quello di P4 che viene schedulato. P4 termina T=14

T=14

In coda sono rimasti P3 e P5. Si calcola il response ratio

$$P3 = (9+8)/8 = 2.125$$

$$P5 = (6+5)/5 = 2.2$$

Il response ratio maggiore è quello di P5 che viene schedulato. P5 termina T=19

T=19

In coda è rimasto solo P3, che viene schedulato. P3 termina a T=27

Domanda E

Si consideri un sistema di memoria con uno spazio di indirizzamento virtuale di 16 MByte ed una dimensione di pagina pari a 8 KByte.

1. Si indichino le dimensioni in bit di:

Indirizzo virtuale: 16 MB => 24 bit

Numero di pagina virtuale: 16 MB / 8 KB = 2K = 11 bit

Offset: 8 KB = 13 bit

2. Si completi la seguente tabella, riportando numero di pagina virtuale e spiazzamento sia in forma binaria, sia esadecimale.

Indirizzo virtuale	Numero di pagina virtuale		Offset	
	Hex	Bin	Hex	Bin
0x6ADAF6	356	011 0101 0110	1AF6	1 1010 1111 0110
0x8AF480	457	100 0101 0111	1480	1 0100 1000 0000
0x400882	200	010 0000 0000	0882	0 1000 1000 0010
0x9C34A4	4E1	100 1110 0001	14A4	1 0100 1010 0100
0x00ACC1	005	000 0000 0101	0CC1	0 1100 1100 0001

Domanda F

Si spieghi il concetto di branch prediction statica e si discuta la differenza tra di prestazioni tra una architettura priva di branch prediction ed una dotata di una branch prediction unit che la realizza la politica "always not-taken". Per la valutazione consideri sia il caso di predizione corretta, sia di predizione errata.

Vedi testo

Instruction	Description	Operation	Type	Opcode	Funct
add	rd,rs,rt	Add	R	000000	100000
sub	rd,rs,rt	Subtract	R	000000	100010
addi	rt,rs,imm	Add Immediate	I	001000	
addu	rd,rs,rt	Add Unsigned	R	000000	100001
subu	rd,rs,rt	Subtract Unsigned	R	000000	100011
addiu	rt,rs,imm	Add Immediate Unsigned	I	001001	
mult	rs,rt	Multiply	R	000000	011000
div	rs,rt	Divide	R	000000	011010
multu	rs,rt	Multiply Unsigned	R	000000	011001
divu	rs,rt	Divide Unsigned	R	000000	011011
mfhi	rd	Move From Hi	R	000000	010000
mflo	rd	Move From Lo	R	000000	010010
and	rd,rs,rt	And	R	000000	100100
or	rd,rs,rt	Or	R	000000	100101
nor	rd,rs,rt	Nor	R	000000	100111
xor	rd,rs,rt	Exclusive Or	R	000000	100110
andi	rt,rs,imm	And Immediate	I	001100	
ori	rt,rs,imm	Or Immediate	I	001101	
xori	rt,rs,imm	Exclusive Or Immediate	I	001110	
sll	rd,rt,sh	Shift Left Logical	R	000000	000000
srl	rd,rt,sh	Shift Right Logical	R	000000	000010
sra	rd,rt,sh	Shift Right Arithmetic	R	000000	000011
sllv	rd,rt,rs	Shift Left Logical Variable	R	000000	000100
srlv	rd,rt,rs	Shift Right Logical Variable	R	000000	000110
srav	rd,rt,rs	Shift Right Arithmetic Variable	R	000000	000111
slt	rd,rs,rt	Set if Less Than	R	000000	101010
sltu	rd,rs,rt	Set if Less Than Unsigned	R	000000	101011
slti	rt,rs,imm	Set if Less Than Immediate	I	001010	
sltiu	rt,rs,imm	Set if Less Than Immediate Unsigned	I	001011	
j	addr	Jump	J	000010	
jal	addr	Jump And Link	J	000011	
jr	rs	Jump Register	R	000000	001000
jalr	rs	Jump And Link Register	R	000000	001001
beq	rt,rs,imm	Branch if Equal	I	000100	
bne	rt,rs,imm	Branch if Not Equal	I	000101	
syscall		System Call	R	000000	001100
lui	rt,imm	Load Upper Immediate	I	001111	
lb	rt,imm(rs)	Load Byte	I	100000	
lbu	rt,imm(rs)	Load Byte Unsigned	I	100100	
lh	rt,imm(rs)	Load Half	I	100001	
lhu	rt,imm(rs)	Load Half Unsigned	I	100101	
lw	rt,imm(rs)	Load Word	I	100011	
sb	rt,imm(rs)	Store Byte	I	101000	
sh	rt,imm(rs)	Store Half	I	101001	
sw	rt,imm(rs)	Store Word	I	101011	
ll	rt,imm(rs)	Load Linked	I	110000	
sc	rt,imm(rs)	Store Conditional	I	111000	

Pseudo instruction	Description	Operation	Type	Opcode	Funct
bge	rx,ry,imm	Branch if Greater Than or Equal			
bgt	rx,ry,imm	Branch if Greater Than			
ble	rx,ry,imm	Branch if Less Than or Equal			
blt	rx,ry,imm	Branch if Less Than			
la	rx,label	Load Address			
li	rx,imm	Load 32-bit Immediate			
move	rx,ry	Move			
nop		No Operation			

Register Number	Register name
\$0	\$zero
\$1	\$at
\$2 – \$3	\$v0–\$v1
\$4 – \$7	\$a0–\$a3
\$8 – \$15	\$t0–\$t7
\$16 – \$23	\$s0–\$s7
\$24 – \$25	\$t8–\$t9
\$26 – \$27	\$k0–\$k1
\$28	\$gp
\$29	\$sp
\$30	\$fp
\$31	\$ra
	hi
	lo
	pc

